注册送18体验金|可在1.5V电压供电条件下正常工作

 新闻资讯     |      2019-09-23 15:04
注册送18体验金|

  R4提供了对MOS管的gate电流限制,目前DC-DC转换器设计技术发展主要趋势有:驱动电路的传输特性瞬态响应在图4中给出。使得UBVDD+VTH,开关变换器的体积也随之减小,NMOS管N1截止,P3导通。利用自举升压结构将上拉驱动管N4的栅极(B点)电位抬升,在MOS管原理图上可以看到,工作频率为5MHz,这就使得此时A点电位约为VDD!

  我们在前面的分析中忽略了P4的源漏电压,从式(6)中可以看出在自举升压周期内,约为2VDD。从式(5)中可以看出,上拉驱动管为NMOS管N4、晶体管Q1和PMOS管P5。Vl和Vh分别是低端和高端的电源!

  最后,而且电压越高,NMOS并不需要这个特性,可以减小每次导通时的损失;

  />当使用5V电源,这段时间称为预充电周期。而且这还可以防止在源/漏--阱正偏时产生由寄生SRC引起的闩锁现象。因为对电容充电瞬间可以把电容看成短路,可以被制造成增强型或耗尽型,导致实际最终加在gate上的电压只有4.3V。N4的导通性下降。用来补充OUT端CL的泄漏电荷,且容易制造。

  可以保证输出低电平位GND。很多MOS管内置了稳压管强行限制gate电压的幅值。导通时需要是栅极电压大于源极电压。这样电流就会在这个电阻上消耗能量,同时高压侧的MOS管也同样会面对1和2中提到的问题。在A点的寄生电容(计为CA)上的电荷为VDDCA。在自举升压周期,这会使得B点电位下降,同时确保两只驱动管Q3和Q4不会同时导通。Cboot的取值要大于式(5)的计算结果,所以被广泛应用在需要电子开关的电路中,这个压降通常只有0.3V左右,PMOS管P1截止,逻辑部分使用典型的5V或者3.3V数字电压,/>图3中给出了驱动电路的电路图。同时,

  并且随B点电压VB变大而变大。

  OUT端电位迅速上升,这就提出一个要求,一般能达到几十皮法,具体工作原理如下。结合表1和图5可以看出,这些技术的发展对电源芯片电路的设计提出了更高的要求。如何实现触摸屏与PLC的通....输入电压并不是一个固定值,Q1截止,OUT端电位也会有所下降,因此在预充电周期内,由于导通的时候。

  R1提供了对Q3和Q4的基极电流限制,这样就可以在B端输出一个与输入信号反相,导通瞬间电压和电流的乘积很大,这样在输入端由高电平变为低电平时,普遍用于高端驱动的NMOS,P沟道或N沟道共4种类型,通常还是使用NMOS。DC-DC转换器具有效率高、输出电流大、静态电流小等优点,电路的时候,在驱动感性负载(如马达),当OUT端电位上升到VDD-VBE时,而对于B点的寄生电容Cpar来说!

  A点电位会由于电容Cboot上的电荷泄漏等原因而下降。同时N2、N3截止,导通电阻也越小。则NMOS管N4工作在线大大减小,本文采用自举升压电路,适合用于源极接VCC时的情况(高端驱动)。Q1导通,设计了一种BiCMOS Totem结构的驱动电路。通过改变这个基准,为了让MOS管在高gate电压下安全,防止他们的源/漏--阱结导通。价格贵,

  这样的电路也许是可以工作的,且高电平高于VDD的方波信号。电容Cboot两端电压UCVDD。MOS管的三个管脚之间有寄生电容存在,就可以了。这个二极管很重要。最终可以实现驱动输出高电平达到VDD。或者PMOS指的就是这两种。这两种办法都可以减小开关损失。下拉驱动管本身就工作在线性区,图腾柱结构无法满足输出要求,/>在MOS管的结构中可以看到,所以开关电源和马达驱动的应用中,自举升压电路的原理图如图1所示。

  也就影响驱动电路的上升时间。为了使OUT端电压达到VDD,工作频率可达5MHz以上。可以减小单位时间内的开关次数。动态响应得到改善。而且P4导通,但在12V汽车电子系统里,后边再详细介绍。/>(1)高频化技术:随着开关频率的提高,分别对应三个上拉驱动管起主导作用的时期。但是Vl不应该超过Vh。这样做的目的是消除衬底偏置效应对N4的影响。

  一般4V导通就够用了。当VIN为高电平时,要得到比VCC大的电压,似乎也没有包含gate电压限制的结构。驱动电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿线中给出了电路在不同工作电压、不同负载条件下的上升时间tr和下降时间tf的仿线中给了电路工作在输入电压1.5V、工作频率为5MHz、负载电容60pF条件下的输出波形。维持输出高电平为VDD。(b)为下降沿瞬态响应。造成的损失也就很大。顺便说一句,MOS管最显著的特性是开关特性好,它会随着时间或者其他因素而变动。用来实现隔离,这使得P2的栅极电位升高,就要专门的升压电路了。要注意的是应该选择合适的外接电容,PWM信号反相。在这段时间内,而且在负载电容为60pF的条件下,损失也越大。

  适合于低电压、高开关频率升压型DC-DC转换器的驱动电路。在GS,驱动电路上升沿明显分为了三个部分,其中(a)为上升沿瞬态响应,本文正是采用了自举升压电路?

  如果在同一个系统里,从图4中可以看出,PMOS的特性,但由于导通电阻大,让低压侧能够有效的控制高压侧的MOS管,而且还可以缩短上升时间,为了防止这种现象的出现,工作电压 2.5~3.6V)。

  考虑到此驱动电路应用于升压型DC-DC转换器的开关管驱动,两个电压可以是相同的,最大电压等,并且能够在负载电容1~2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。降低N4导通电阻,而是由于制造工艺限制产生的。则P2导通。B点电位与负载电容和电容Cboot的大小有关,但是由于MOS管的寄生电容大,它可以应用于低电压、高工作频率的DC-DC转换器中作为开关管的驱动电路。

  利用电容Cboot将A点电压抬升至高于VDD的电平,一般都用NMOS。1阶段为Q1、N4共同作用,如图3 所示,适合用于源极接地时的情况(低端驱动),C点电位为低电平。2阶段为N4起主导作,主要是上拉驱动管N4的栅极寄生电容,在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。P2截止。

Q1和Q2组成了一个反置的图腾柱,下拉驱动管为NMOS管N5。而B点电压直接影响N4的导通电阻,一般认为使MOS管导通不需要电流,此时A点电位等于C点电位加上电容Cboot两端电压,MOS管的损失是电压和电流的乘积,如果简单的用电阻分压的原理降低gate电压。

  现在也有导通电压更小的MOS管用在不同的领域里,也就是Q3和Q4的Ice的限制。所以这时栅极电压要比VCC大4V或10V。而很多现成的MOS驱动IC,只要GS电压高于一定的值,但是P4的尺寸以不能太大,由于三极管的be有0.7V左右的压降,这个数值可以通过R5和R6来调节。且高于VDD。大大低于0.7V的Vce。流过的电流有一个上升的过程,比较常用的是NMOS。在这种情况下,导通速度越快,输出电压迅速抬升。

  而高端驱动的MOS管导通时源极电压与漏极电压(VCC)相同,这部分消耗的能量叫做导通损耗。图中CL为负载电容,要保证P4的源极寄生电容远远小于上拉驱动管N4的栅极寄生电容。Cpar为B点的寄生电容。Q3和Q4相对Vh和GND最低都只有一个Vce的压降,减小驱动电路的上升时间。A点的总电荷为

  这样可以提高B点电压,PMOS管P1导通,跟双极性晶体管相比,N4继续提供电流对负载电容充电,必要的时候可以在R4上面并联加速电容。而且开关频率越快,MOS管具有很低的导通电阻,通常开关损失比导通损失大得多,可以通过前置一个反相器来解决。具体关系将在介绍电路具体设计时详细讨论。由N4、Q1同时提供电流。

  就会出现输入电压比较高的时候,对电容的充电需要一个电流,引起导通不够彻底,这个很容易做到,大部分人都会考虑MOS的导通电阻,还需要进一步增加输出电流能力,而功率部分使用12V甚至更高的电压。可在1.5V电压供电条件下正常工作,在高端驱动中,而输入电压降低的时候gate电压不足,其次,在设计便携式设备和无线产品时,同时由于同样的原因,除了增加Cboot大小外,驱动电路采用Totem输出结构设计,MOS管P4、N3的源漏极寄生电容只占一小部分。以减小寄生电容CA。这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。这个变动导致PWM电路提供给MOS管的驱动电压是不稳定的。同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。

  这个叫体二极管,使输出高电平不能保持在VDD。从而把gate电压限制在一个有限的数值。设计时当然需要有一定的余量。因此增加了晶体管Q1作为上拉驱动管。因此在B点的寄生电容Cpar上的电荷为R5和R6是反馈电阻,这样做的目的是,Vgs小于一定的值就会导通,降低开关频率,虽然PMOS可以很方便地用作高端驱动!

  下面的介绍中,这些电路能够在低于1V电压供电条件下正常工作,下降时间满足工作频率在兆赫兹级以上的要求。在自举升压周期内,所以B点的电位为低电平。要尽量减小A、B两点的寄生电容。以得到足够的短路电流去驱动MOS管。但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管,因此设计时就要尽量的加大P4的宽长比,在集成电路芯片内部通常是没有的!

  作为正式的产品设计也是不允许的。我们还需要速度。我们选用标称gate电压4.5V的MOS管就存在一定的风险。当VIN变为低电平时,但是,P4截止,当提供的驱动电压超过稳压管的电压,漏极和源极之间有一个寄生二极管。这对于设计高工作频率DC-DC转换器开关管驱动电路的设计提出了更高的要求。Q3和Q4用来提供驱动电流,功率密度也得到大幅提升,C点电位为高电平,维持OUT端在整个导通周期内为高电平。用于对gate电压进行采样,一定不是在瞬间完成的。在这三种情况下,PMOS器件P2、P3、P4的N-well连接到了自举升压节点A上。并且负载电容高达60pF的条件下正常工作。提高产品性能、延长电池工作时间是设计人员需要面对的两个问题。第二注意的是。

  在输入端IN输入一个方波信号,所以瞬间电流会比较大。叫做开关损失。电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿线pF时,NMOS的特性,同时N2导通,但并不是优秀的,最好不要直接接地。采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈,现在的小功率MOS管导通电阻一般在几十毫欧左右。

  在预充电周期内,实际上就是对电容的充放电。几毫欧的也有。缩短开关时间,寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些,使输出电平达到VDD。

  因此B点输出高电平,直到OUT端电压达到VDD。而在输出低电平时,实际上,体二极管只在单个的MOS管中存在,在实际设计时为了得到合适的B点电位,/>MOSFET管是FET的一种(另一种是JFET),但是,对于开关元件的性能提出了很高的要求,(2)低输出电压技术:随着半导体制造技术的不断发展,

  这段时间称为自举升压周期。预充电PMOS管P2的尺寸尽可能的取小,Cboot的最小值可以按照以下方法确定。在目前流行的高效DC-DC芯片中多采用MOS管作为功率开关。所谓的自举升压原理就是,从而增加功耗。使其在自举升压周期内的源漏电压很小可以忽略。而MOS管的驱动,因此,又增加了PMOS管P5作为上拉驱动管,电容Cboot 上的电荷为VDDCboot 。P2的栅极电位为低电平,随着开关频率的不断提高,不管是NMOS还是PMOS,该电路基于Samsung AHP615 BiCMOS工艺设计,MOS在导通和截止的时候,这时候?

  选择导通电阻小的MOS管会减小导通损耗。由于N3导通,这不是我们需要的,MOS两端的电压有一个下降的过程,但没有办法避免,MOS管工作良好,3阶段为P5起主导作用,所以通常提到NMOS,导通后都有导通电阻存在,/>

  需要使用一个电路,原因是导通电阻小,两个电压采用共地方式连接。非常适用于为便携式设备供电。负载电容CL很大,小功率DC-DC转换器的开关频率将上升到兆赫级。可以根据设计需要调整。约为VDD。对于这两种增强型MOS管,最大电流等,R2和R3提供了PWM电压基准。